BIS zu 14 ETH. Ports und bis zu 12 PCIe-Ports, 1000BASE-KX/10GBASE-KR, 10GBASE-T (hinten), 10GBASE-T/1 * QSFP+ (vorne)
3U VPX, Erweiterungs-/Datenebene am P1-Anschluss, 4 * PCIe-Ports Gen1/2/3/4 (x4) – jeder von ihnen kann in 2* x2-Ports aufgeteilt oder zusammengeführt werden (2* x8)
Erweiterungs-/Datenebene auf dem P2-Anschluss, 2 *PCIe-Ports Gen1/2/3/4 (x4) – jeder von ihnen kann in 2* x2-Ports aufgeteilt oder zusammengeführt werden (1* x8)
Steuerebene auf dem P2-Anschluss, 8 * 1000BASE-KX/10GBASE-KR, 1 * 10GBASE-T
Steuerebene auf der Vorderseite, 1 * QSFP+ (4 * 10G/1 * 40G), 1 * 10M/100M/1G/2,5G/5G/10GBASE-T (RJ45), optionales M2-Modul
Erweiterungs-/Datenplan-PCIe-Lanes werden von einem leistungsstarken, nicht blockierenden Switch generiert, der an jedem Port Non-Transparent-Funktionalität bietet
Unterstützende Modi wie Partitionierung, Upstream-, Downstream- und nichttransparente Portmodi
Control Plane basiert auf der gleichen Technologie wie die ComEth4000e-Reihe und nutzt Marvells hochintegriertes System-on-Chip (SoC) mit programmierbaren Paketprozessoren
Entspricht der VITA 46.11 Chassis Management-Spezifikation und enthält einen IPMI-Controller-Chip. Es unterstützt IEEE 1588 PTP (Precision Time Protocol)